# WEST

# **End of Result Set**

Generate Collection Print

REST AVAILABLE COPY

File: JPAB

Aug 24, 2001

L2: Entry 1 of 1
-PUB-NO: JP02001230407A

DOCUMENT-IDENTIFIER: JP 2001230407 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 24, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

INOUE, KAORU NISHII, KATSUNORI MASATO, HIROYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

APPL-NO: JP2000373612 APPL-DATE: December 7, 2000'

INT-CL (IPC): H01 L 29/778; H01 L 21/338; H01 L 29/812

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device for improving breakdown voltage characteristics by reducing the leakage current of a field effect transistor due to a gallium nitride-based semiconductor.

SOLUTION: This semiconductor device is provided with a buffer layer 102 containing GaN where a substrate 101 and a surface formed on the substrate 101 are the c surface of a Ga atom, a channel layer 103 containing GaN or InGaN where a surface formed on the buffer layer 102 is the c surface of the Ga or In atom, an electron supply layer 104 containing AlGaN where a surface formed on the channel layer 103 is the c surface of Al or Ga atom, a source electrode 106 and a drain electrode 108 formed on the electron supply layer 104, a cap layer 105 containing the GaN or InGaAlN that is the c surface of the Ga or In atom formed between the source electrode 106 and the drain electrode 108, and a gate electrode that is formed so that it is in contact with the cap layer 105.

COPYRIGHT: (C) 2001, JPO

# (19)日本国特形 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-230407 (P2001-230407A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) IntCL'

體別記号

FΙ

テーマコート\*(参考)

H01L 29/778

21/338 29/812 HO1L 29/80

н

# 客査請求 未請求 請求項の数18 OL (全 11 頁)

(21)	出廣番号

特額2000-373612(P2000-373612)

(22)出頭日

平成12年12月7日(2000.12.7)

(31)優先権主張番号 特額平11-349330

(32) 優先日

平成11年12月8日(1999.12.8)

(33)優先権主張国

日本 (JP)

(71)出軍人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 井上 薫

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 西井 勝則

大阪府高棚市幸町1番1号 松下電子工業

株式会社内

(72)発明者 正戸 宏幸

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100078282

弁理士 山本 秀策


# (54) 【発明の名称】 半導体装置

# (57)【要約】

(修正有)

【課題】 窒化ガリウム系半導体による電界効果トラン ジスタのリーク電流を低減し、耐圧特性を改善出来る半 導体装置を提供する。

【解決手段】 基板101と基板101の上に形成され た表面がGa原子のc面であるGaNを含むバッファ層 102と、バッファ層102の上に形成された表面がG a又はIn原子のc面であるGaN又はInGaNを含 むチャネル層103と、チャネル層103の上に形成さ れた表面がA1又はGa原子のc面であるA1GaNを 含む電子供給層104と、電子供給層104の上に形成 されたゾース電極106ドレイン電極108と、ソース 電極106、ドレイン電極108の間に形成されたGa 又はIn原子のc面であるGaN又はInGaAlNを 含むキャップ層105と、キャップ層105に接するよ うに形成されたゲート電極を備える。



#### 【特許請求の範囲】

【請求項1】 基板と、

該基板の上に形成されたGaNを含むバッファ層であって、該バッファ層の表面がGa原子のc面である、バッファ層と、

該バッファ層の上に形成されたGaNまたはInGaN を含むチャネル層であって、該チャネル層の表面がGa またはIn原子のc面である、チャネル層と、

該チャネル層の上に形成されたAIGaNを含む電子供 給層であって、該電子供給層の表面がAIまたはGa原 10 子のc面である、電子供給層と、

該電子供給層の上に形成されたソース電極およびドレイン電極と、

該ソース電極と該ドレイン電極との間に形成されたGa NまたはInGaAlNを含むキャップ層であって、該 キャップ層の表面はGaまたはIn原子のc面であり、 該キャップ層の少なくとも一部が該電子供給層に接す る、キャップ層と、

少なくとも一部が該キャップ層に接するように形成されたゲート電極と、

# を備えた半導体装置。

【請求項2】 前記ゲート電極の少なくとも一部が前記電子供給層に接するように形成される、請求項1に記載の半連体装置。

【請求項3】 前記ゲート電極が前記キャップ層の上に 形成される、請求項1に記載の半導体装置。

【請求項4】 前記キャップ層はInGaAlNからなり。

該キャップ層の組成はc面内で前記バッファ層とほぼ格子定数の整合がとれ、

かつ該キャップ層内に発生する分極の大きさの絶対値が 前記電子供給層内に発生する分極の絶対値よりも小さく なるように該電子供給層は形成される、請求項1に記載 の半導体装置。

【請求項5】 前記キャップ層にn型不純物が部分的あるいは全体に添加された、請求項1に記載の半導体装置。

【請求項6】 前記ゲート電極が前記ドレイン電極より も前記ソース電極の近くに位置する、請求項1に記載の 半導体装置。

【請求項7】 前記ゲート電極の表面積が前記キャップ 層の表面積よりも大きい、請求項3に記載の半導体装置。

【請求項8】 前記ゲート電極は、前記キャップ層が薄 膜化または除去された領域に位置する、請求項1に記載 の半導体装置。

【請求項9】 前記ゲート電極は前記キャップ層の前記 ソース電極側に形成され、該ゲート電極と前記ドレイン 電極との間に前記キャップ層が形成される、請求項1に 記載の半導体装置。 【請求項10】 前記キャップ層は、前記電子供給層の上に形成された半導体層と、該半導体層上に形成された 絶縁膜とを備える、請求項1に記載の半導体装置。

【請求項11】 基板と、

該基板の上に形成されたAIGaNを含むバッファ層であって、該バッファ層の表面がN原子のc面である、バッファ層と、

該バッファ層の上に形成されたA1GaNを含む電子供 給層であって、該電子供給層の表面がN原子のc面であ る、電子供給層と、

該電子供給層の上に形成されたGaNまたはInGaN を含むチャネル層であって、該チャネル層の表面がN原 子のc面である、チャネル層と、

該チャネル層の上に形成されたソース電極およびドレイ ン電極と、

該ソース電極と該ドレイン電極との間に形成されたA1 GaNを含むキャップ層であって、該キャップ層の表面 はN原子のc面であり、該キャップ層の少なくとも一部 が該チャネル層に接する、キャップ層と、

20 少なくとも一部が該キャップ層に接するように形成されたゲート電極と、を備えた半導体装置。

【請求項12】 前記ゲート電極の少なくとも一部が前記チャネル層に接するように形成される、請求項11に 記載の半導体装置。

【請求項13】 前記ゲート電極が前記キャップ層の上 に形成される、請求項11に記載の半導体装置。

【請求項14】 前記ゲート電極が前記ドレイン電極よりも前記ソース電極の近くに位置する、請求項11に記載の半導体装置。

30 【請求項15】 前記ゲート電極の表面積が前記キャッ ア層の表面積よりも大きい、請求項13に記載の半導体 装置

【請求項16】 前記ゲート電極は、前記キャップ層が 薄膜化または除去された領域に位置する、請求項11に 記載の半導体装置。

【請求項17】 前記ゲート電極は前記キャップ層の前記ソース電極側に形成され、該ゲート電極と前記ドレイン電極との間に前記キャップ層が形成される、請求項11に記載の半導体装置。

40 【請求項18】 前記キャップ層は、前記電子供給層の 上に形成された半導体層と、該半導体層上に形成された 絶縁膜とを備える、請求項11に記載の半導体装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関するものであり、詳細には、一般的に I nx A ly G a 1-x-y N (0≤X≤1、0≤Y≤1)で表される窒化ガリウム系半導体のヘテロ構造を用いた電界効果型トランジスタに関するものである。

50 [0002]

【従来の技術】GaN、AlGaN、InGaN、In A1GaN等の窒化ガリウム系半導体は高い絶縁破壊電 界強度、高い熱伝導率、高い電子飽和速度を有しており 高周波のパワーデバイス材料として有望である。特に、 A 1 G a N/G a Nへテロ接合構造を有する半導体装置 は、AIGaNとGaNとのヘテロ接合界面付近に電子 が高濃度で蓄積し、いわゆる二次元電子ガスが形成され る。この二次元電子ガスはA1GaNに添加されるドナ 一不純物とは空間的に分離されて存在するため高い電子 移動度を示し、このヘテロ構造を用いて電界効果型トラ 10 ンジスタを作製した場合、ソース抵抗成分を低減するこ とができる。また、ゲート電極から二次元電子ガスまで の距離dは通常数十nmと短いため、ゲート長しgが1 00nm程度と短くても、ゲート長Lgと距離dとの比 (すなわち、アスペクト比) Lg/dは、5から10程 度に大きくできる。従って、ヘテロ構造を用いた半導体 装置は、短チャネル効果が小さく、良好な飽和特性を有 する電界効果型トランジスタを容易に作製することがで きるという優れた特徴を有する。さらにAIGaN/G a N系ヘテロ構造における二次元電子は1×105V/ cm程度の高電界領域で、現在高周波トランジスタとし て普及しているAIGaAs/InGaAs系の場合に 比べて 2倍以上の電子速度を有し、高周波のパワーデバ イスへの店用が期待されている。

【0003】図9に、従来の半導体装置900を示す。 半導体装置900は、サファイア基板またはSiC基板901上に、GaNを含むパッファ層902と、GaNまたはInGaNから形成されるチャネル層903と、A1GaNを含む電子供給層904とが順次積層された構造である。電子供給層904上にソース電極906と、ゲート電極907と、ドレイン電極908とが設けられる。

【0004】このA1GaN/GaN系へテロ構造は、 通常 [0001] 面 (c面) のサファイア基板またはS i C基板901上に有機金属気相成長法や分子線エピタ キシー法を用いて結晶成長させることで形成される。サ ファイア基板またはSiC基板901上にGaNを含む バッファ層902を形成する場合、基板901とバッフ r層902との格子定数は大きく異なるので、バッファ 層902を厚く形成することが必要である。 なぜなら、 バッファ層902を厚く形成することで、バッファ層9 02と基板901との格子不整合に基づく歪が十分緩和 されるからである。この厚いバッファ層902上に、S iなどのn型不純物を添加したAlGaNを含む電子供 給層904を数十nmの厚さで形成すると、選択ドーピ ングの効果により、AlGaNとGaNとのヘテロ界面 において電子親和力の大きいバッファ層902の方に二 次元電子ガス(すなわち、チャネル層903)が形成さ れる。MOCVD (有機金属気相成長) 法で形成された ヘテロ構造においては、結晶表面は通常、III族原子 50

Gaの面であり、この二次元電子ガスの濃度は、(電子供給層904に含まれる)A1GaNと(バッファ層902に含まれる)GaNとの自発分極の差に、A1GaNが受ける引っ張り応力によるで軸方向のピエゾ分極の効果が加わり、電子供給層904に添加したn型不純物の濃度から予測される値よりも高濃度の電子が蓄積する。電子供給層904のA1GaNのA1組成が0.2から0.3の場合に、チャネル層903の電子濃度は1×1013/cm²程度であり、これはGaAs系デバイスの約3倍になる。このような高濃度の二次元電子ガスが蓄積されることから、GaN系へテロ構造電界効果型トランジスタ(FET)として使用される半導体装置90は、パワーデバイスとして非常に有望視されている。

# [0005]

【発明が解決しようとする課題】しかしながら、従来の 半導体装置900はいくつかの問題点を有する。この問題点として、(1)結晶成長技術、および、結晶成長技 術に関連するプロセスが完全ではないため良質の結晶が 得られていないこと、(2)エッチングプロセスの工程 を経た場合にそのエッチングプロセスにより導入された 損傷によりデバイス特性が劣化し、予測されるパワー特 性が十分に実現されていないことが挙げられる。

【0006】結晶成長に関する問題のひとつは、バッファ層902に含まれるノンドープのGaNが通常n型を示し、キャリア濃度も10<sup>15</sup>/cm³程度あるいはそれ以上と高いことに起因する。これは、結晶成長時に構成元素である窒素(N)が抜け、窒素の空孔ができやすいからと考えられる。このような残留のキャリアがあると装置のGaNバッファ層902を介する漏れ電流成分が大きくなり、特に高温で動作させた場合にピンチオフ特性が悪くなるなど、素子特性の劣化につながる。また、複数のGaN系へテロ構造FETを同一の基板に形成した場合にFET同士が互いに干渉し合い、正常な動作が妨げられるという素子分離に関する問題も生じる。さらにゲート電極907がこのGaNバッファ層902上方に設けられた場合には、ゲートリーク電流の増大や素子配圧の低下などの問題が発生する。

【0007】エッチングプロセス技術上の問題点として、(バッファ層902に含まれる) GaN、または、(電子供給層904に含まれる)) A1 GaNの表面に損傷が形成されることが挙げられる。GaNまたはA1 GaNはウェットエッチングを用いて除去あるいは削ることが困難であるため、通常ドライエッチング時に形成される表面の損傷などによってバッファ層902または電子供給層904の表面にリーク電流が流れやすくなる。特に表面の窒素が欠乏することで、エッチングにより露出したバッファ層902表面の導電性が高まりリーク電流が増大すると考えられている。

【0008】本発明は以上述べたGaN系へテロ構造FETの問題点に鑑みなされたものであり、その第一の目的はGaN層中やGaN層表面に意図せず導入される欠陥や傷に伴う残留キャリアによる表面リーク電流を著しく低減した半導体装置(GaN系へテロ構造FET)を提供するものである。本発明の第二の目的は、表面リーク電流を低減しつつ、素子の耐電圧(耐圧)を向上することのできる半導体装置(GaN系へテロ構造FET)を提供するものである。

#### [0009]

【課題を解決するための手段】本発明の半導体装置は、 基板と、該基板の上に形成されたGaNを含むバッファー 層であって、該バッファ層の表面がGa原子のc面である る、バッファ層と、該バッファ層の上に形成されたGa NまたはInGaNを含むチャネル層であって、該チャ ネル層の表面がGaまたはIn原子のc面である、チャ ネル層と、該チャネル層の上に形成されたAIGaNを 会れ電子供給層であって、該電子供給層の表面がAlま たはGa原子のc面である、電子供給層と、該電子供給 層の上に形成されたソース電極およびドレイン電極と、 該ソース電極と該ドレイン電極との間に形成されたGa NまたはInGaAl Nを含むキャップ層であって、該 キャップ層の表面はGaまたはIn原子のc面であり、 該キャップ層の少なくとも一部が該電子供給層に接す る、キャップ層と、少なくとも一部が該キャップ層に接 するように形成されたゲート電極と、を備える。

【0010】前記ゲート電極の少なくとも一部が前記電子供給層に接するように形成されてもよい。

【0011】前記ゲート電極が前記キャップ層の上に形成されてもよい。

【0012】前記キャップ層はInGaAlNからなり、該キャップ層の組成はc面内で前記バッファ層とほぼ格子定数の整合がとれ、かつ該キャップ層内に発生する分極の大きさの絶対値が前記電子供給層内に発生する分極の絶対値よりも大きくなるように該電子供給層は形成されてもよい。

【0013】前記キャップ層にn型不純物が部分的あるいは全体に添加されてもよい。

【0014】前記ゲート電極が前記ドレイン電極よりも 前記ソース電極の近くに位置してもよい。

【0015】前記ゲート電極の表面積が前記キャップ層の表面積よりも大きくてもよい。

【0016】前記ゲート電極は、前記キャップ層が薄膜 化または除去された領域に位置してもよい。

【0017】前記ゲート電極は前記キャップ層の前記ソース電極側に形成され、該ゲート電極と前記ドレイン電極との間に前記キャップ層が形成されてもよい。

【0018】前記キャップ層は、前記電子供給層の上に 形成された半導体層と、該半導体層上に形成された絶縁 腹とを備えてもよい。 【0019】上記の構成とすることで、ショットキー接合の障壁高さを高めることにより、ソース抵抗の増大を防止しつつリーク電流を低減すること、あるいはソース抵抗の増大を防止しつつ耐圧の向上を図ることができる半導体装置を提供することができる。さらに、キャップ層をゲート・ドレイン間のより広い範囲に残した構造とすることで、さらに半導体装置の耐圧を向上させることができる。

【0020】本発明の半導体基板は、基板と、該基板の上に形成されたAIGaNを含むバッファ層であって、該バッファ層の表面がN原子のc面である、バッファ層と、該バッファ層の上に形成されたAIGaNを含む電子供給層であって、該電子供給層の表面がN原子のc面である、電子供給層と、該電子供給層の上に形成されたGaNまたはInGaNを含むチャネル層であって、該チャネル層の表面がN原子のc面である、チャネル層と、該チャネル層の上に形成されたソース電極およびドレイン電極と、該ソース電極と該ドレイン電極との間に形成されたAIGaNを含むキャップ層であって、該キャップ層の表面はN原子のc面であり、該キャップ層の少なくとも一部が該チャネル層に接する、キャップ層と、少なくとも一部が該チャップ層に接するように形成されたゲート電極と、を備える。

【0021】前記ゲート電極の少なくとも一部が前記チャネル層に接するように形成されてもよい。

【0022】前記ゲート電極が前記キャップ層の上に形成されてもよい。

【0023】前記ゲート電極が前記ドレイン電極よりも 前記ソース電極の近くに位置してもよい。

30 【0024】前記ゲート電極の表面積が前記キャップ層の表面積よりも大きくてもよい。

【0025】前記ゲート電極は、前記キャップ層が薄膜 化または除去された領域に位置してもよい。

【0026】前記ゲート電極は前記キャップ層の前記ソース電極側に形成され、該ゲート電極と前記ドレイン電極との間に前記キャップ層が形成されてもよい。

【0027】前記キャップ層は、前記電子供給層の上に 形成された半導体層と、該半導体層上に形成された絶縁 膜とを備えてもよい。

【0028】上記の構成とすることで、ショットキー接合の障壁高さを高めることにより、ソース抵抗の増大を防止しつつリーク電流を低減すること、あるいはソース抵抗の増大を防止しつつ耐圧の向上を図ることができる半導体装置を提供することができる。さらに、キャップ層をゲート・ドレイン間のより広い範囲に残した構造とすることで、さらに半導体装置の耐圧を向上させることができる。

# [0029]

【発明の実施の形態】(実施の形態1)本発明の第1の 50 実施形限に係る半導体装置を図面に基づいて説明する。 図1 A は本発明の第1の実施形態に係る電界効果型トラ ンジスタ (FET) 100の断面図であり、図1Bはそ の上面図である。電界効果型トランジスタ100は、サ ファイアまたはSiCから形成される基板101の上 に、膜厚が約2~3μmのGaNバッファ層102、G aNまたはInGaNから形成されるチャネル層10 3、A1Nの組成比が約0.15から0.5であり、S iなどのn型不純物を約2×1018cm-3の濃度で添加 したn型AlGaN電子供給層104および膜厚が約1 た構造である。GaNキャップ層105は中央部のみ残 して選択的にエッチング除去され、ゲート電極107が GaNキャップ層105上に形成される。ソース電極1 06およびドレイン電極108は、ゲート電極107に 隣接して、GaNキャップ層105が除去されて露出し た後のAIGaN電子供給層104表面上に形成され る。ここで、各窒化物層の表面はIII族原子のc面で 形成されている。

【0030】図1Bに示すように、素子形成領域109 10がイオン注入などのエッチングを伴わない方法によ って形成されている。GaNキャップ層105はゲート 電極107よりも広い範囲に形成される。また、GaN キャップ層105はソース電極106およびドレイン電 極108と接触しないように形成される。GaNキャッ プ層105は実効的なショットキー電極の障壁高さ(ビ ークポテンシャル)を高めるように作用し、これはGa Nキャップ層105とAlGaN電子供給層104に発 生する分極の大きさの差によって説明される。

【0031】次に、このような構成の電界効果型トラン 30 ジスタ100に応力が加わった場合に発生する分極の影 響について説明する.

【0032】GaNバッファ層102は格子不整合に伴 う圧縮歪を緩和するのに十分に厚いため、歪の影響によ るピエゾ分極は発生せず、自発分極のみが発生する。こ れに対して、AIGaN電子供給層104は引っ張り歪 を受け、自発分極に加えて内部に大きなピエゾ分極が発 生する。この分極の方向は、基板101のc軸方向すな わち基板101の表面に垂直な方向である。このような 0についてGaNキャップ層105とゲート電極107 との界面を基準(距離0)とした深さ方向のボテンシャ・ ルを理論的に計算した結果を図2に示す。

【0033】図2では、GaNキャップ層105の厚さ が10 nm、ゲート電圧が0 Vに設定している。分極の 影響によってGaNキャップ層105に電位差が生じ、 それによりAIGaN電子供給層104とのヘテロ界面 におけるポテンシャル (図2に示したピークポテンシャ ル) が引き上げられる。このため実効的なショットキー 障壁が高くなる。

【0034】図3には、GaNキャップ層105の厚さ を0~20 nmまで変化させた場合の実効的な障壁高さ (ピークポテンシャル)の変化(図3において×で示 す)と、GaNキャップ層105とAlGaN電子供給。 層104とのヘテロ界面に溜まる電子の濃度変化 (図3 において〇で示す)を理論的に計算した結果を示す。 【0035】図3に示すように、GaNキャップ層10 5の厚さが増すとともに、実効的なショットキー電極の 障壁高さ(ピークポテンシャル)は徐々に高くなる一 0~20nmのGaNキャップ層105が順次積層され 10 方、GaNキャップ層105とAlGaN電子供給層1 04とのヘテロ界面に溜まる電子の濃度は低下すること がわかる。ピークポテンシャルが増加する理由は、Ga Nキャップ層105に対するショットキー電極の障壁高… さが一定であるのに対して、GaNキャップ層105で 発生する電位差がGaNキャップ層105の膜厚の増加 と共に大きくなるからである。従って、GaNキャップ 層105を挿入することはピークポテンシャルを効果的 に増大させる。また、GaNキャップ層105の厚さが 増すとともに電子濃度は低下する。これはGaNキャッ の周囲には、素子形成領域109を取り囲む分離領域1 20 プ層105に発生する電位差分だけゲート電極に逆バイ アスが印加されたことに起因する。

8

【0036】以上のように、GaNキャップ層105を 設けることでピークポテンシャルが増し、ヘテロ界面に 溜まる電子の濃度が低下する。これらはすべて電界効果 型トランジスタの高耐圧化に寄与する。しかしながら、 リーク電流にはバッファ層102の表面を伝わって流れ る成分があり、特にバッファ層102に含まれるGaN のように表面の窒素原子が欠乏することによってドナー を生成するような材料では、このリーク電流成分を低減 することが重要となる。またヘテロ界面に溜まる電子の 濃度が低下することは、GaNキャップ層105がある 領域の抵抗が増加することにつながり、電界効果型トラ ンジスタのソース抵抗を増大させ、トランジスタの性能 低下につながる。

【0037】本発明の電界効果型トランジスタ100で は、ゲート・ソース間の領域のGaNキャップ層105 が除去されている(すなわち、ソース電極106とキャ ップ層105が直接接触していない) ために、ソース抵 抗がさらに低減される。さらに、ソース・ゲート間およ 分極の効果を考慮して、図1Aに示した半導体装置10 40 びゲート・ドレイン間のリーク電流もGaNキャップ層 105が除去されている(すなわち、ソース電極106 とキャップ層105が直接接触せず、さらにドレイン電 極108とキャップ層105が直接接触していない)こ とにより低減できる。すでに述べたようにGaNキャッ プ層105に発生する電位差によって図1Bの矢印aで 示す面内方向においてポテンシャルが不連続となり、リ 一ク電流に寄与する電子はこの不連続値を越えるエネル ギーを獲得しなければならないからである。室温のエネ ルギーは26me V程度であるので、ポテンシャルの不 50 連続値が260meVあればリーク電流は4桁程度低下

することとなり、極めて大きな効果となる。実際に図3 のピークポテンシャルの変化を見ると10ヵmの厚さの GaNキャップ層105を挿入することで、GaNキャ ップ層105を挿入しない場合と比較して1eV程度の ポテンシャル不連続値が得られるので、さらにリーク電 流値を低減できることが期待される。

【0038】図4は本発明の実施の形態1の第1の変形 例である電界効果型トランジスタ (FET) 400を示 す。電界効果型トランジスタ400は、図1Aを参照し 電極407が積層されるGaNキャップ層405の部分 がエッチングによって薄層化あるいは除去された構成と した点で異なる。図4では、ゲート電極407が、電流 供給層404に接する例が示されている。このようにG aNキャップ層405が薄層化または除去され、その領 域にゲート電極407が積層されることで、GaNキャ ップ層405による相互コンダクタンスの劣化が防止さ れる。この場合、ショットキー障壁高さの改善はされな いものの、GaNキャップ層とAlGaN電子供給層の 表面に水平な方向でのポテンシャルの不連続を利用する 20 ことによりリーク電流の低減に寄与する。

【0039】なお、図1Aに示される半導体装置100 では、キャップ層105の表面積がゲート電極107の 表面積より大きい例を示したが、本発明はこれに限定さ れない。 図5に本発明の実施の形態1の第2の変形例で ある電界効果型トランジスタ(FET)500を示す。 電界効果型トランジスタ500は、図1 Aを参照して説 明した電界効果型トランジスタ100とは、GaNキャ ップ層505の幅はゲート電極507の幅よりも小さい 点で異なる。従って、電界効果型トランジスタ500に 30 おいて、ゲート電極507はGaNキャップ層505の 面側に広がった状態で積層されている。この構成として も、リーク電流の低減と耐圧の向上という効果を得るこ とができる。

(実施の形態2)図6A~図6Eに、本発明の第2の実 施形態に係る電界効果型トランジスタ(FET)の断面 図を示す。図6A~図6Eに示す電界効果型トランジス タは、耐圧の向上を目的にGaNキャップ層605を設 けている.

【0040】図6Aに示される電界効果型トランジスタ (FET) 600は、図1に示した電界効果型トランジ スタ (FET) 100とは、GaNキャップ層605上 に設けられるゲート電極607が、ソース電極606寄 りに配置されている点で異なる。これにより、ゲート電 極607直下のチャネル層603に広がる空乏層をより ドレイン電極608側に広げることができ、電界効果型 トランジスタ600の耐圧を向上させることができる。 【0041】図6Bに示される電界効果型トランジスタ 610は、図6Aに示した電界効果型トランジスタ60

層605の部分がエッチングによって薄層化あるいは除 去された構成とした点で異なる。図6Bの電界効果型ト ランジスタ610では、ゲート電極607が電流供給層・ 604に接するように、GaNキャップ層はエッチング されている。図6Bに示す電界効果型トランジスタ61 Oでは、GaNキャップ層605を導入することにより 劣化する相互コンダクタンスを改善することができる。 【0042】図6℃に示される電界効果型トランジスタ 620では、ゲート電極607はGaNキャップ層60 て説明した電界効果型トランジスタ100とは、ゲート 10 5上のソース電極606側の側縁部およびその側縁部に 沿った電子供給層604上に設けられている。従って、 GaNキャップ層605は、ゲート電極607とドレイ ン電極608との間に位置する。図60に示す電界効果・ 型トランジスタ620の構成では、ゲート・ソース間の リーク電流は改善されないが、ゲート・ドレイン間の耐 圧は改善される。特にゲート電極607がソース電極6 06側のキャップ層605の側縁部上にまたがって形成 されているので、ゲート電極60.7が電子供給層604 に接する部分のドレイン電極側の領域における電界集中 を緩和でき、したがって、ゲート・ドレイン間の耐圧が より改善される。また図6Bに示される電界効果型トラ ンジスタ610と同様に、ソース抵抗の増大が防止でき FETの相互コンダクタンスが改善できる。

10

【0043】以上の実施の形態では、キャップ層605 としてGaNを用いた例を説明した。しかしながら、キ ャップ層605としてGaNを用いた場合、その厚さを あまり厚くできない。なぜなら、図3に示すようにGa Nの厚さを増加することによってシート電子濃度が低く なりすぎること、および/または、ピークポテンシャル が高くなりすぎてキャップ層605と電子供給層604 の間に正孔が蓄積するようになるという事態が生じるか らである。キャップ層605をシート電子濃度に大きな 影響を与えずに厚くしたいという要求は、図6Cに示し た電界効果型トランジスタ620で特に生じる。電界効 果型トランジスタ620でキャップ層605を厚くすれ ば、ゲート電極607のドレイン側近傍の電界集中が緩 和され、電界効果型トランジスタ620の耐圧が向上す るからである。さらに、電界効果型トランジスタ620 でキャップ層605を厚くすると、ゲート電極607が キャップ層605に重なっている部分の寄生ゲート容量 を低減でき、電界効果型トランジスタ620の高周波特 性を改善することにつながる。

【0044】適度に低下させたシート電子濃度を保ちつ つ、キャップ層605の厚さを厚くする方法として次の 二つが挙げられる。第一は、GaNキャップ層605の 代わりにInGaAINキャップ層を用いることであ る。第二は、キャップ層にn型不純物を添加し、キャッ ア層で生じる電位差を少なくするものである.

【0045】第一の方法において、InGaAlNの組 Oとは、ゲート電極607が形成されるGaNキャップ 50 成に要求される要件の1つは、膜厚を厚くためにc面の

格子定数をGaNバッファ層の格子定数とほぼ整合させ ることである。このためには I no.18 A lo.72 NとGa Nで格子整合がとれるので、Ino.18 A lo.72 NとGa Nの混晶とすればよい。すなわち (Ino.18 Alo.72) xGai-xNという組成にすればよい。実際には多少の組 成のずれは許容される。別の要件は、InGaAlNキ ャップ層内部の分極の大きさをA1GaN電子供給層6 0.4に生じる分極の大きさよりも小さく保つことであ る。このことは (Ino.18Alo.72) \*Gai-\*Nのxの 値に制限を与えるが、これによるxの値の上限はA1G 10 aN電子供給層604におけるA1Nの組成に依存す る。しばしば用いられるA1GaN電子供給層604の A1N組成についてxの上限を計算によって求めると、 A1GaN電子供給層604のA1N組成が10%の 時、xの上限は約0.16、AlGaN電子供給層60 4のA1N組成が30%の時、xの上限は約0.47と なる。xの上限は、A1GaN電子供給層604のA1 N組成比の約1.5倍と考えればよい。

【0046】第二の方法では、添加する不純物の濃度に よって適切なキャップ層605の厚さが決定される。キ 20 ャップ層の材料はGaNであってもInGaAlNであ ってもよいが、GaNを用いるものと仮定する。図2と 同様なポテンシャルをA1GaN電子供給層104以下 の領域 (すなわち、図2の距離10 nm以上の領域)で 維持しつつキャップ層の厚さを厚くすることを考えると 次のようになる.

【0047】図2においてキャップ層105の表面電位 はショットキー障壁の高さ0.76Vで固定されてい る。このところで電界が0となり、かつキャップ層10 5とA1GaN電子供給層104の境界における電位 (約1.6V) と電界を等しくするようにドーピングを おこなえばキャップ層の上にいくらでも厚くアンドープ のGaN層を形成できることになる。このような条件を 見積もると、キャップ層の厚さとして16.7nm、n 型不純物のドーピング濃度として3×1018/cm3が 得られる。このn型GaNキャップ層の上に所望の厚さ のアンドープGaNキャップ層を形成すればよい。

【0048】上記のキャップ層の構成は、実施形態の実 現性を示すための一例であって、実際には様々な濃度と 厚さを組み合わせたキャップ層を設計することができ る。また図6Bおよび図6Cに示す電界効果型トランジ スタ610、620のようにゲート電極による電荷制御 がゲート電極607と電界供給層604との接する部分 で主になされる場合には、図6Dおよび図6Eに示す電 界効果型トランジスタ630、640のようにキャップ 層605は、n型GaN層などの半導体層605bとそ の上に形成した絶縁膜605aの組み合わせでもかまわ ない。絶縁膜としてはSiOz膜や窒化シリコン膜が用 いることができるが、界面準位密度が低いといわれてい る箜化シリコン膜を用いるほうが望ましい。なお、図6 50 た場合、各層に発生する分極の方向は表面がIII族原

Dに示される電界効果型トランジスタ630は、図6B に示される電界効果型トランジスタ610のキャップ層 605の代わりに、半導体層605bとその上に絶縁膜 605aを設けたもの、図6Eに示される電界効果型ド ランジスタ640は、図6Cに示される電界効果型トラ ンジスタ620のキャップ層605の代わりに、半導体 層6056とその上に絶縁膜605aとを設けたもので ある。電界効果型トランジスタ630においてゲート電 極607はA1GaN電子供給層604だけでなくキャ ップ層605上面にも接するように形成されているが、 電界効果型ドランジスタ610においてもゲート電極6 07がA1GaN電子供給層604だけでなくキャップ 層605上面にも接するように形成しても何ら差し支え。 ないことはいうまでもない。特に、前述したようにゲー ト電極607をキャップ層605上にドレイン側へ伸ば すことによって耐圧が向上することが期待される。

12

(実施の形態3)実施の形態1および2において説明し た電界効果型トランジスタ(FET)の構成は、ヘテロ 構造の表面がIII族原子の場合であったが、V族原子 の窒素が表面を形成する場合は別の構成にする必要があ る。ヘテロ構造の表面をV族原子の窒素とした場合の例 を以下に説明する。

【0049】図7に上記の具体例として電界効果型トラ ンジスタ700を示す。電界効果型トランジスタ700 は、サファイアまたはSiCから形成される基板701 の上に、膜厚が約2~3µmでA1Nの組成比が約0. 15から0.5のA1GaNバッファ層702、Siな どのn型不純物を約2×1018cm-3の濃度で添加した n型A1GaN電子供給層703、膜厚が約15~20 nmのGaNあるいはInGaNよりなるチャネル層7 04、膜厚が約10nmのA1GaNキャップ層705 が順次積層された構造である。この電界効果型トランジ スタ700において各A1GaN層におけるA1N組成 比は同じでよいが、表面のA1GaNキャップ層705 のAIN組成は分極の効果を考慮するとAIGaNバッ ファ屑702のA1N組成よりも大きくすることができ る。図1Aに示される電界効果型トランジスタ100と 同様に、AIGaNキャップ層705は中央部のみを残 して選択的に除去され、ゲート電極707がA1GaN キャップ層705の上に形成される。ソース電極706 およびドレイン電極708は、ゲート電極707に隣接 して、AIGaNキャップ層705が除去された後のチ ャネル層704の上に形成される。上記のように、各窒 化物層の表面はV族原子(窒素)のc面で形成されてい ъ.

【0050】GaNを主体とするヘテロ構造電界効果型 トランジスタ700において、表面がV族原子となるよ うな分子段エピタキシー法における成長条件はすでに報 告されている。表面がV族原子となるように成膜を行っ「

子の場合とは逆となるため、図1 Aに示した電界効果型 トランジスタ100のバッファ層102を形成する材料。 としてGaNの代わりに、バッファ層702としてA1 GaNが用いられている。その上にSiなどのn型不純 物を添加したAIGaNを含む電子供給層703、チャ ネル層704が順次形成されている。チャネル層704 への電子供給はチャネル層704の下にあるAlGaN 電子供給層703からとチャネル層704と電子供給層 703間の分極の差により誘起されるプラスの電荷とに よりなされる。従って、通常このチャネル層704にゲ 10 ート電極が直接形成されることになる。ここでAIGa Nバッファ層702は格子歪が緩和するように十分厚く 形成され、GaNまたはInGaNを含むチャネル層7 04は圧縮歪を受けるので数10 nmと比較的薄く形成 される。キャップ層705としては、GaNの代わりに AIGaNを用いる。

【0051】このような構成とすることで、ソース抵抗 の増大の防止、リーク電流の低減が図られることは実施 -形態1のところで説明したことと同様の理由による。

が考えられ、図8A~図8Eに電界効果型トランジスタ (FET) としてそれらの変形例を示す。ただし、図8 A~図8Eに示される電界効果型トランジスタにおい て、各窒化物層の表面はV族原子(窒素)のc面で形成 されている.

【0053】図8Aに示される電界効果型トランジスタ 800は、図4に示される電界効果型トランジスタ40 Oと同様にゲート電極807を形成するA1GaNキャ ップ層805の部分がエッチングによって薄層化または 除去された構成としたものである。このような構成とす 30 ることで、A1GaNキャップ層805を導入すること により劣化する相互コンダクタンスを改善することがで

【0054】図8Bに示される電界効果型トランジスタ 810は、図5に示される電界効果型トランジスタ50 Oに対応する。電界効果型トランジスタ(FET)81 Oにおいて、ゲート電極807はA1GaNキャップ層 805の上に形成されるが、A1GaNキャップ層80 5の表面積はゲート電極807の表面積よりも小さい。 従って、A1GaNキャップ層805はゲート電極80 40 7の底面よりも内側に形成された構成となる。電界効果 型トランジスタ810の構成とすることで、リーク電流 の低減と耐圧の向上を図ることができる。

【0055】図8Cに示される電界効果型トランジスタ 820は、図6Aに示される電界効果型トランジスタ6 00に対応する。電界効果型トランジスタ820は、図 8Aに示した電界効果型トランジスタ (FET) 800 とはA1GaNキャップ層805上に設けられるゲート 電極807の位置が異なる。ゲート電極807をソース 電極806側に配置することによって、ゲート・ドレイ 50 1、601および701、801上に層厚が100nm

ン間におけるAIGaNキャップ層805の占める領域 がより広くなる。このような構成にすることによってゲ ート電極807直下のチャネル層804に広がる空乏層 をよりドレイン電極808側に広げることができ、電界 \*\* 効果型トランジスタ820の耐圧を向上させることがで きる.

14

【0056】図8Dに示される電界効果型トランジスタ 830は、図6Bに示される電界効果型トランジスタ6 10と対応する。電界効果型トランジスタ830は、図 8Cに示した電界効果型トランジスタ820と、ゲート 電極807が形成されるA1GaNキャップ層805の 部分がエッチングによって薄層化あるいは除去される点・ で異なる。電界効果型トランジスタ830の構造のよう に、A1GaNキャップ層805を導入することで、劣 化する相互コンダクタンスを改善することができる。 【0057】図8Eに示される電界効果型トランジスタ 840は、図6℃に示される電界効果型トランジスタ6 20と対応する。電界効果型トランジスタ840は、ゲ ート電極807とドレイン電極808との間にA1Ga 【0052】さらに、本実施形態において多数の変形例 20 Nキャップ層805を設ける構造である。電界効果型ト ランジスタ840の構造にすることで、ゲート・ソース 間のリーク電流は改善されないが、ゲート・ドレイン間 の耐圧は改善される。

> 【0058】キャップ層805の厚さを厚くすること は、電界効果型トランジスタ840の構造でFETのゲ ートードレイン間の耐圧を向上する場合に有効となる。 しかしながら、表面がV族原子である場合、A1GaN 以外の材料を用いてキャップ層805の厚さを厚くする ことは簡単ではない。これはヘテロ構造の表面がIII 族の場合と異なって、チャネル層804を構成するGa Nが面内で圧縮応力を受けるため自発分極の方向とピエ ゾ効果による分極の方向が互いに逆向きになり、全体と してGaNのチャネル層804内部に発生する分極の絶 対値はかなり小さくなるからである。AlGaNバッフ ァ層802と格子整合する材料ではAIGaNよりも分 極の値を小さくできる材料は見つからない。従って、実 施の形態2で述べたようなキャップ層805へのドービ ングの方がAIGaN以外の材料を用いてキャップ層を 厚くするよりもより簡単で有効となる。

【0059】また実施の形態2で述べたようにキャップ 層805としてA1GaN層とその上に形成した絶縁膜 の組み合わせを用いることも、電界効果型トランジスタ 830、840の場合に有効である。絶縁膜としてはS i Oz膜や窒化シリコン膜が用いることができるが、界 面準位密度が低いといわれている窒化シリコン膜を用い るほうが望ましい。

【0060】なお本発明で示したGaNバッファ層10 2、402、502、602、やAIGaNパッファ層 702、802はそれぞれ基板101、401、50

程度の比較的薄いAIN層を介して形成される場合が従 来より報告されているが、本発明はそのような場合にも 本質的に何ら変わることなく適用できることは言うまで も無い。

#### [0061]

【発明の効果】本発明の半導体装置は、窒化ガリウム系 ヘテロ構造のソース抵抗の増大を防止しつつリーク電流 を低減すること、あるいはソース抵抗の増大を防止しつ つ耐圧の向上が図ることができる半導体装置(電界効果 型トランジスタ)を提供する。その結果、窒化ガリウム 10 界効果型トランジスタを説明する断面図である。 系へテロ機造の半導体装置のパワー特性向上が可能とな ٥.

### 【図面の簡単な説明】

【図1A】本発明の第1の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図1B】本発明の第1の実施の形態による電界効果型 トランジスタを説明する上面図である。

【図2】本発明の第1の実施形態に関わるボテンシャル ...

【図3】本発明の第1の実施形態に関わるシート電子濃 20 図である。 度およびピークポテンシャルのGaNキャップ層厚依存 性を示すグラフである。

【図4】本発明の第1の実施形態の変形例による電界効 果型トランジスタを説明する断面図である。

【図5】本発明第1の実施形態の別の変形例による電界 効果型トランジスタを説明する断面図である。

【図6A】本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図6B】本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

16 【図6C】本発明の第2の実施の形態による電界効果型 トランジスタを説明する斯面図である。

【図6D】本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図6E】本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図7】本発明の第3の実施の形態による電界効果型ト ランジスタを説明する断面図である。

【図8A】本発明の第3の実施の形態の変形例による電

【図8B】本発明の第3の実施の形態の変形例による電 界効果型トランジスタを説明する断面図である。

【図8C】本発明の第3の実施の形態の変形例による電 界効果型トランジスタを説明する断面図である。

【図8D】本発明の第3の実施の形態の変形例による電 界効果型トランジスタを説明する断面図である。

【図8E】本発明の第3の実施の形態の変形例による電 界効果型トランジスタを説明する断面図である。

【図9】従来の電界効果型トランジスタを説明する断面

# 【符号の説明】

101 基板

102 バッファ層

103 チャネル層

104 電子供給層

105 キャップ層


106 ソース電極

107 ゲート電極


108 ドレイン電極

30


【図1A】




【図8A】




【図1B】






··<u>820</u>

【図6E】




【図7】




【図8C】






【図8E】







【図9】

